Statistical delay estimation in digital circuits using VHDL

机译：使用VHDL的数字电路中的统计延迟估计

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Milić Miljana Lj.; Litovski Vančo B.;
展开▼
作者单位

展开▼
年度 2014
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Implications of BTI-Induced Time-Dependent Statistics on Yield Estimation of Digital Circuits [J] . IEEE Transactions on Electron Devices . 2014,第3期

机译：BTI诱导的时变统计对数字电路成品率估计的影响
2. Statistical estimation of leakage power dissipation in nano-scale complementary metal oxide semiconductor digital circuits using generalised extreme value distribution [J] . Aghababa H., Khosropour A., Afzali-Kusha A., Circuits, Devices & Systems, IET . 2012,第5期

机译：基于广义极值分布的纳米级互补金属氧化物半导体数字电路泄漏功率耗散的统计估计
3. Statistical estimation of delay in nano-scale CMOS circuits using Burr Distribution [J] . Moshrefi Amirhossein, Aghababa Hossein, Shoaei Omid Microelectronics journal . 2018,第SEPa期

机译：使用Burr分布的纳米级CMOS电路延迟的统计估计
4. Statistical estimation of combinational and sequential CMOS digital circuit activity considering uncertainty of gate delays [C] . Tan-Li Chou, Roy, K. . 1997

机译：考虑栅极延迟不确定性的组合和顺序CMOS数字电路活动的统计估计
5. Estimation of maximum power and delay for CMOS digital circuits. [D] . Wang, Chuan-Yu. 1997

机译：估计CMOS数字电路的最大功率和延迟。
6. Accurate dynamic power estimation for CMOS combinational logic circuits with real gate delay model [O] . Omnia S. Fadl, Mohamed F. Abu-Elyazeed, Mohamed B. Abdelhalim, 2016

机译：具有实际门延迟模型的CMOS组合逻辑电路的准确动态功率估算
7. Delay Time Estimation Model for Large Digital CMOS Circuits [O] . Dong-Wook Kim, Tae-Yong Choi 2000

机译：大型数字CMOS电路延迟时间估计模型

Statistical delay estimation in digital circuits using VHDL

著录项

引文网络

相似文献

相关主题

期刊订阅